[Verilog] parallel_caseを理解して使ってるんですか？

自部署の業務がなくなってきててそろそろ部署が潰されそうな感じ。なので、社内派遣業と化して、とある部署にてFPGA開発のヘルプの業務やってます。で、そこのFPGAのバグ修正に伴う一連の修正作業をお願いされているんですが、まずろくな仕様書がない

• #Verilog
• #EDA

• #parallel_case

• #論理合成
• #プラグマ
• #合成オプション
• #ALTERA
• #Xilinx