Fiter実験JIGを作り、nanoVNAでトライアンドエラー
R909-DSP一号機ではフロントエンドのフィルター回路は手間を省き2段スタガーにしました。2段スタガーだと、コイルシミュレーションソフトで各LC組の共振周波数が明示されます。試験機を組むとき一つずつ同調回路を合わせ、その間をコンデンサでつなぎ、組立できるので楽です。カットアンドトライに向いてます。ただ、通過域近くでの減衰が得られません。 今回は三段チェビシェフにして、通過域より高い方での減衰（イメージ除去）をどれだけ稼げるかやってみることにしました。二号機のデジタル部分が大体動いたので、実機でやってみるかと、コイルを巻き、実装し実験を始めてみました。しかし、ストレイの影響？固定コンの誤差？な…
2024/07/26 15:25
