ＬＳＩ設計者が身につけておくべき知識を半導体物性から知財まで幅広く入門書のように紹介しています。
印刷して入門書にすることや電子端末で見ることも想定して編集してあります。但し、PDFはサンプルしか見ることができませんが、連絡していただければ提供することができます。
このオプションは、LSIのローパワー化が進んでいる。LSIの内部では、いろいろな手法を使って複雑な電源経路、低電圧化、電源遮断、周波数コントロールなどを行うので、それらをレイアウト設計に当たり前のように設計フローに盛込んでいる。
このオプションは、LSI製造プロセスが微細化が進み、いろいろな要因で製造歩留まり（良品率）が悪化してしまう。そこで、製造ラインだけでは解決しない悪化要因を設計工程で事前に対応して盛込むようにしている。最近のLSIでは、当たり前のように設計
ここまでに説明した肯定で設計されたものを使って、1つのLSIのチップに組上げるレイアウト設計の方法を説明します。
出力端子に繋がる経路には静電対策を施さないとLSIは壊れるので、必ず、何らかの保護回路、経路回避、素子強化などの静電破壊対策が必要です。ここでは考え方だけを説明して、具体的な対策は各企業のプロセスに合わせた設計基準に従うことになるので、C
ここでは、デジタル論理回路の設計を中心に説明しています。
第5章はレイアウト設計になります。最初はアナログを含むブロックレベルのレイアウト設計について説明しています。したがって、能動素子や受動素子などの素子レベルの設計ですから絶対精度や相対精度などのとり方などもあります。
第2版では、形式検証も追加した。LSIの大規模化が進んでも設計期間の短縮が必須のため、ダイナミック検証をできるだけ省略して形式検証を行うのが一般的である。形式検証でも等価性検証が多用されており、ゲート対ゲートだったのがゲート対RTLに広が
現在では、RTLでの非同期検証とゲートレベルでの論理での非同期検証と2段階で行うことが多い。
第1版では追加資料として挙げていましたが、正式に章の中に組み込みました。それも設計フローに合わせて最初の方に持ってきました。論理合成はDesignCompilerなどのEDAツールで行なうのですが、そこには最適な合成を行なうためのノウハウ
やっと「第4章 システムLSIの設計」になります。まず、システムLSIの設計フロー全体の概要を説明します。個別の詳細は後の章で順次していきます。
デジタル回路の基本的な回路として、カウンタ回路だけを例として説明を加えました。
VerilogHDLをマスターした上で、SystemVerilogに着手することを前提にしています。デジタル設計だけであれば、VerilogHDLだけで十分でしょう。検証までを効率よく行なうのであれば、SystemVerilogを習得する
「第3章 デジタル設計」です。デジタル設計も年々、高度な技術が導入されて進歩しているが、ここではLSI設計入門としてまずハードウェア記述言語（HDL）をマスターすることを重点にしました。一般的な論理設計はすでに学校教育で身についているもの
第2版で追加した「6．メモリ回路」です。ここでは、LSIやSoCに搭載されるメモリ回路について記述しました。最近のLSIではSRAMをはじめ、eDRAM、EEPROM、フラッシュROMなどが搭載されるのが当たり前になっているので、追加しま
ここでは、LSIの設計なのでCMOSのアナログ回路の限定しています。第2版では、今のLSIに必ず搭載されるメモリ回路を2．6に追加しました。
この最終ページにはページ数の調整も兼ねて、第1章の確認問題を追加しました。
「第1章 半導体物性とデバイス特性」は、第1版からは一部の字句を修正、図内のずれ修正、フォントの修正などで内容の変更はありません。
なんとか1000ページ以内に収まりました。パソコンで印刷するのに500枚のB5用紙を購入すれば足りるので、ちょうど良い枚数です。まずは、このページ数で第2版をまとめました。従って、技術者として常識として身につけるべき、報告書などのドキュメ
資料の見直しのほかに「5．形式検証」を追加しました。
「ブログリーダー」を活用して、takuoさんをフォローしませんか？
指定した記事をブログ村の中で非表示にしたり、削除したりできます。非表示の場合は、再度表示に戻せます。
画像が取得されていないときは、ブログ側にOGP(メタタグ)の設置が必要になる場合があります。
